课程大纲
计算机组成原理
课程编码:B0911006Y-01 英文名称:Principles of Computer Organization 课时:60 学分:3.00 课程属性:专业必修课 主讲教师:张科
本课程主要包含三部分内容:
1. 概论部分(第一章与第二章),包括计算机的基本组成,冯•诺依曼计算机的特点,计算机的发展及应用等。
2. 中央处理器部分(第三至第六章),包括数的表示,运算方法及硬件实现,指令系统,单周期与多周期处理器等。
3. 计算机系统部分(第七至第十章),包括存储器,中断,系统总线,输入输出系统等。
本课程各章的具体内容、要求以及重点和难点如下:
第一章 计算机系统概论
内容:计算机软硬件概念;计算机系统的层次结构;计算机的基本组成、冯•诺依曼计算机的特点;计算机的硬件框图及工作过程;评价计算机性能的主要技术指标。
要求:了解计算机软硬件概念;理解计算机系统的层次结构;掌握计算机的基本组成、冯•诺依曼计算机的特点,存储程序的概念;理解计算机的硬件框图及工作过程;掌握评价计算机性能的主要技术指标(CPU时钟周期、主频、CPI、MIPS、FLOPS等)的含义和计算方法。
重点:计算机的基本组成、冯•诺依曼计算机的特点;评价计算机性能的主要技术指标。
难点:冯•诺依曼计算机的特点;存储程序的概念;CPI、MIPS等性能评价指标的计算方法。
第二章 计算机的发展及应用
内容:计算机的发展历程及应用、计算机基本结构的演变与实现技术。
要求:了解计算机的发展历程及应用、计算机基本结构的演变与实现技术。
重点:电子计算机的四代变化历程。
难点:现代电子计算机技术虽日新月异,但绝大多数仍遵循冯•诺依曼的存储程序的设计思想。
第三章 计算机中数的表示
内容:计算机中有符号数(原码、补码、反码、移码)和无符号数的表示;计算机中数的定点表示和浮点表示。
要求:掌握计算机中有符号数(原码、补码、反码、移码)和无符号数的表示方法;理解计算机中数的定点表示和浮点表示;了解IEEE 754浮点数标准。
重点:计算机中有符号数(原码、补码、反码、移码)的表示方法;数的定点表示和浮点表示。
难点:补码表示方法;数的浮点表示。
第四章 计算机的运算方法和运算器
内容:定点运算(算术移位和逻辑移位、补码加减、原码补码乘法、原码补码除法)及相应的硬件配置;浮点四则运算;算术逻辑单元,乘法器和除法器。
要求:掌握定点运算(算术移位和逻辑移位、补码加减、原码补码乘法、原码补码除法)及相应的硬件配置;理解浮点四则运算;掌握算术逻辑单元,了解乘法器和除法器。
重点:定点运算(算术移位和逻辑移位、补码加减、原码补码乘法、原码补码除法)及相应的硬件配置;浮点四则运算;算术逻辑单元。
难点:补码加减、原码补码乘法、原码补码除法及相应的硬件配置;算术逻辑单元的溢出和进位的概念和判别方法。
第五章 指令系统
内容:机器指令的一般格式;操作数类型和操作类型;指令的地址格式和寻址方式;指令格式举例;RISC技术的基本概念。
要求:了解机器指令的一般格式;理解操作数类型和操作类型;掌握指令的地址格式和寻址方式;理解RISC技术的基本概念。
重点:指令的地址格式和寻址方式;RISC技术的基本概念。
难点:指令寻址与数据寻址方式;RISC的主要特征及与CISC的比较。
第六章 中央处理器的数据通路及控制部件
内容:CPU的功能及结构;指令周期和指令流水基础;设计单周期和多周期处理器数据通路;设计单周期和多周期处理器的控制部件,包括组合逻辑设计:组合逻辑控制单元框图、微操作节拍安排、组合逻辑设计举例;微程序设计:微程序控制单元框图及工作原理、微指令的编码方式、微指令地址的形成方式、微指令格式、微程序设计举例。
要求:理解CPU的功能及结构;理解指令周期和指令流水;掌握单周期和多周期处理器数据通路的设计方法;掌握单周期和多周期处理器的控制部件设计方法,包括组合逻辑设计与微程序设计方法。
重点:CPU的功能及结构;指令周期和指令流水;单周期和多周期处理器数据通路与控制部件的结构与设计。
难点:理解单周期与多周期处理器的区别和演变过程;如何搭建处理器的数据通路和控制部件。
第七章 存储器
内容:存储器分类和存储器的层次结构;主存储器(包括半导体存储芯片简介、静态随机存取存储器SRAM和动态随机存取存储器DRAM、只读存储器ROM、存储器与CPU的连接、存储器的校验、提高访存速度的措施);高速缓冲存储器(包括Cache的基本结构及工作原理、Cache-主存地址映像、替换算法);虚拟存储器。
要求:了解存储器的分类,理解存储层次结构;了解主存储器的分类,掌握存储器与CPU的连接方法、存储器的校验方法,理解提高访存速度的措施;掌握高速缓冲存储器(包括Cache的基本结构及工作原理、Cache-主存地址映像、替换算法);了解虚拟存储器。
重点:计算机中的存储层次结构;SRAM与DRAM的区别及DRAM的刷新机制;汉明码的计算方法;Cache的基本结构、映射方法、替换算法。
难点:存储器与CPU的连接方法;汉明码的计算;Cache的基本结构、映射方法。
第八章 中断
内容:中断与异常的异同;中断处理的过程(包括引起中断的各种因素,中断系统所需解决的共性问题,如:中断请求标记、中断判优、中断响应、中断服务、中断返回、多重中断等);I/O中断。
要求:理解中断与异常的异同;理解中断处理的过程(包括引起中断的各种因素,中断系统所需解决的共性问题,如:中断请求标记、中断判优、中断响应、中断服务、中断返回、多重中断等)。
重点:中断系统所需解决的共性问题。中断屏蔽字的设置。
难点:中断判优,中断响应优先级与中断处理优先级。
第九章 总线
内容:总线的基本概念;总线的分类;总线特性及性能指标;总线结构;总线的仲裁和通信控制。
要求:了解总线的基本概念、总线的分类;理解总线特性,掌握总线的性能指标;了解典型的总线结构;理解总线的仲裁和通信控制机制。
重点:总线的性能指标;总线的仲裁和通信控制机制。
第十章 输入输出系统
内容:输入输出系统的发展概况及组成、I/O与主机的编址方式、传送方式、联络方式以及设备寻址;外部设备分类及简介;I/O接口的功能及基本组成;程序查询方式的工作原理及程序查询接口电路;程序中断方式的工作原理及程序中断接口电路、中断服务流程;DMA方式的特点、DMA接口电路的功能、组成、类型及DMA的工作过程。
要求:了解输入输出系统的发展概况及组成,理解I/O与主机的编址方式、传送方式、联络方式以及设备寻址;了解外部设备分类及简介;了解I/O接口的功能及基本组成;掌握程序查询方式的工作原理及程序查询接口电路;掌握程序中断方式的工作原理及程序中断接口电路、中断服务流程;掌握DMA方式的特点、DMA接口电路的功能、组成、类型及DMA的工作过程。
重点:I/O端口及其编址方式;三种I/O控制方式:程序查询方式、程序中断方式、DMA方式。
难点:程序中断方式、DMA方式。
章节/学时分配 | 讲课 | 习题课 | 实验课 | 上机课 | 讨论课 | 其它 |
第一章 | 4 | |||||
第二章 | 1 | |||||
第三章 | 4 | |||||
第四章 | 8 | 1 | ||||
第五章 | 4 | |||||
第六章 | 12 | 1 |
|
|
|
|
期中考试 |
|
|
|
|
|
|
第七章 | 8 | 1 |
|
|
|
|
第八章 | 4 |
|
|
|
|
|
第九章 | 2 | 1 |
|
| 1 |
|
第十章 | 4 | 1 |
|
| 1 |
|
期末考试 |
|
|
|
|
| 2 |
注:本课程的“讲课”教学环节主要包括教师讲解各个章节的知识点。“习题课”教学环节主要包括教师与助教进行作业习题的讲解和答疑。“讨论课”教学环节是邀请国内知名计算机系统或芯片厂商的技术工程师为学生进行知识拓展讲座和交流讨论。期中考试不占学时,期末考试占2个学时。
此外,介绍近年来我国亟待解决的芯片“卡脖子”问题,尤其是高端处理器芯片的困境,引发学生们的思考:为什么会产生这样的问题,以及如何解决。介绍国产处理器研制取得的进展,进而激励怀揣赤子报国之心的学生们不断奋发向上、努力拼搏。因此,本课程不仅要讲计算机系统及处理器的基础知识,而且要讲责任、讲担当,让“科研为国分忧、创新与民造福”的时代精神深深扎根在学生的心灵深处。
第三,在每个学期课程行进的后半段,邀请1-2位国内知名计算机系统或芯片厂商的技术工程师为学生们进行知识拓展讲座。在宣传国产自主核心技术的同时,使得学生可以了解课上理论知识在实际商业系统或芯片中的应用,掌握“理论联系实际”的方法,感悟“知行合一”的实践效果。
张科,博士,中科院计算所高级工程师,先进计算机系统研究中心硬件实验室工程组负责人。2011年毕业于中科院计算所并获工学博士学位。多年来,他持续在计算机系统结构及层次化内存体系结构领域方向开展研究及工程工作。从2012年开始,他带领团队主要关注面向云计算和大数据应用的数据中心新型计算和内存系统的结构设计与工程验证实现。他正在负责和参与“十三五”国家重点研发计划、国家自然科学基金、中科院信息领域战略先导专项以及国内外知名企业(赛灵思Xilinx及华为等)横向合作等多项项目。研究成果已发表知名学术会议和期刊论文20篇,申请美国专利4项、欧洲专利5项、国际PCT专利7项、中国发明专利18项。