超大规模集成电路（VLSI）与系统设计

课程编码：102M4004H 英文名称：Very Large Scale Integration (VLSI) and System Design 课时：80 学分：5.00 课程属性：专业核心课 主讲教师：段成华

本课程是电气工程、电子科学与技术、信息与通信工程等学科相关专业研究生的专业基础课。本课程以电路和系统的视角讲授超大规模集成电路、数字集成系统的设计技术和实现方法。通过本课程的学习，希望学生能够掌握超大规模集成电路与系统的基础和深入的专门知识，能够使用电子设计自动化工具完成超大规模集成电路与系统的设计和验证，并了解其前沿进展，为进一步学习和从事专业研究打下坚实基础。

模拟电子技术，数字电子技术

[1] J. R. Armstrong, F. Gray, VHDL Design: Representation and Synthesis, 2nd ed., Prentice-Hall, New Jersey, 2000.
[2] J. Rabaey, A. Chandrakasan, and B. Nikolic, Digital Integrated Circuits: A Design Perspective, 2nd ed., Prentice-Hall, New Jersey, 2003.

第一章 设计抽象与表示方法
设计挑战；
设计抽象与表示；
结构化设计；
硬件描述语言；
设计流程；
片上系统设计概念；
数字设计的品质度量；
电子设计自动化工具。
第二章 器件
二极管的静态和动态行为；
MOS三极管的静态行为；
MOS三极管的动态行为；
三极管二阶效应；
工艺变化对器件参数的影响；
第三章 电路仿真
SPICE仿真器；
SPICE MOS模型；
MOS三极管模型参数规范；
Schichman-Hodges器件模型；
BSIM3模型；
SPICE MOS模型及仿真例；
SPICE MOSFET电容模型。
第四章 CMOS反相器
静态CMOS反相器；
CMOS反相器的鲁棒性评估；
CMOS反相器的性能；
功率、能量与能量延时积。
第五章 CMOS组合逻辑门设计
互补CMOS逻辑；
比率逻辑；
导通三极管逻辑；
动态CMOS设计：动态逻辑的速度和功耗、信号完整性、级联。
第六章 时序逻辑电路设计
静态锁存器和寄存器；
动态锁存器和寄存器；
脉冲寄存器与敏感放大寄存器；
非双稳时序电路。
第七章 基于阵列的实现
可编程阵列逻辑；
通用阵列逻辑；
复杂可编程逻辑器件（CPLD）；
现场可编程门阵列（FPGA）。
第八章 基本VHDL建模技术
设计实体；
设计描述类型；
逻辑综合与逻辑仿真建模；
数据对象及其类型；
多值逻辑与裁决；
第九章 组合和同步逻辑模型
顺序与并发模型；
组合逻辑电路模型；
同步逻辑电路模型；
LFSR计数器设计与实现。
第十章 寄存器传输级设计
时序路径与性能分析；
基于FPGA的高速FIFO缓冲器设计；
Moore状态机与Mealy状态机；
有限状态机硬件描述模型；
存储控制器有限状态机设计；
有限状态机优化设计技术。
第十一章 系统级设计
片上系统结构与并发性；
系统级模型及映射；
进程模型图；
第十二章 设计自动化综合算法
算法综合任务；
调度技术；
分配技术；
综合技术进展。

[1] D. Hodges, H. Jackson, and R. Saleh, Analysis and Design of Digital Integrated Circuits: In Deep Submicron Technology, 3rd ed., McGraw-Hill, 2003.
[2] K. Skahill（朱明程，孙普译），《可编程逻辑系统的VHDL设计技术》，东南大学出版社，南京，1998。
[3] N. Weste and D. Harris, CMOS VLSI Design: A Circuits and Systems Perspective, 4th ed., Addison-Wesley, Boston, MA, 2011.